對于功率器件而言,低導通損耗是產(chǎn)品應用選型的重要參考依據。尋求針對功率MOS降低導通內阻RDSON的技術(shù)及產(chǎn)品。1. 影響RDSON主要因素:A:從芯片而言,改進(jìn)芯片導通溝道結構,尋求提升性能;B:從封裝而言,優(yōu)化封裝結構設計降低寄生內阻,實(shí)現MOS產(chǎn)品低的RDSON 參數測試值;
2. 目前行業(yè)內的主要做法:A:從芯片而言:(1)芯片工藝結構不變的基礎上減薄芯片,以降低襯底電阻實(shí)現低的導通內阻;(2)增大單顆芯片尺寸,犧牲晶圓成本換取RDSON參數提升;B:從封裝而言,采用Clip工藝取代鋁帶、銅線(xiàn)工藝,從而降低封裝內阻;
3. 后續希望研究方向:A:從芯片而言,借鑒國際同行MOS芯片制造工藝,改進(jìn)芯片結構工藝設計,從根本實(shí)現低的導通內阻,目前英飛凌已經(jīng)推出第五代MOS產(chǎn)品,技術(shù)壁壘等因素,相對較難;B:從封裝而言,優(yōu)化封裝結構設計,降低封裝寄生內阻,實(shí)現MOS產(chǎn)品低RDSON;C:同時(shí)優(yōu)化框架結構設計,增強框架密度,提升框架利用率,降低成本。